招聘崗位

職責描述：負責高速SoC相關的數字電路設計. 冷姐制定詳細的設計規格，對(duì)關鍵時(shí)序模塊進(jìn)行電路設到到計。 進(jìn)行power分析，并針對(duì)低功器在耗進(jìn)行設計優化。 進(jìn)行E筆些thernet/PCIe相關SoC整合，配合驗證和測試工程師進(jìn)行驗證信可和測試。 和後(hòu)端工程師緊服她密合作，包括綜合，時(shí)序分析，和可測性設計。任職要求：深入理解數模混合信号,有chip top level整合經(jī放得ng)驗。 熟練掌握RTL設計，使用Verilog和SystemVe從厭rilog工具。 熟練掌握RTL前窗那端仿真工具，後(hòu)端綜合和時(shí)序分析工具。 熟練用們使用Perl或Python。 有switch，NIC,PCIe設計經紙年(jīng)驗者優先。 較好(hǎo)的溝通和表達能(néng)力知司。