招聘崗位

崗位描述：

-    拿視;  參與驗證方法/流程的定義和實施

-  &nbs門可p;   協同架構/設計團隊理解系統/模塊相關功能(néng)定義

-   服店   參與芯片模塊級，子系統級和頂層UVM驗證環境搭建, 維護及房電支持

-      根據驗證計劃，完成(chéng)覆蓋頻國率驅動的随機驗證，設計測試用例/測試套件以達到覆蓋率目标，并對器著(duì)相關結果進(jìn)少歌行分析

-      協同設計工程師進(jìn)行失見鐘敗用例的debug

任職要求:

-   &nbs關做p;    UVM/SystemVerilog進(jìn)行數字電路驗證相關經(jīng)曆優先

-      &nb朋呢sp; 光電、通信、電子、計算機等相關專業優先

-    &nb歌森sp;   熟悉仿真EDA工具，如VCS，Questa，Xcelium

-     &nbs對暗p;  熟悉使用Debug工具，如Verdi，S行對imVision，Visualizer

-     &nbs校和p;  能(néng)承擔功能(néng)覆蓋率相關工作，包括覆蓋率相關舞姐代碼編寫，覆蓋率數據收集和分析，從覆蓋率數據庫（UCDB，VCB船問）中提取相關信息

-     &nbs朋空p;  能(néng)使用shell/Perl/TCL如一/Python等腳本語言進(jìn)行自動化腳本資來編寫

-      &nb書高sp; 熟練使用UNIX/Linux操作系統

具有以下經(jīng)驗/能(néng)力優先（一項或多項）：

-    &nbs對亮p;   高速通信芯片UVM驗證經(jīng)曆

-    技妹;    了解數字信号處理/通信原理相關基礎能月知識

-      &nb上上sp; 算法類電路驗證經(jīng)曆

-     &n冷聽bsp;  熟悉PCIe, CXL相關協議