招聘崗位

職責描述：

-      &nb視都sp; 參與高速SoC相關的數字電路設計. 制定設計規格，對(duì)關個校鍵時(shí)序模塊進(jìn)行電路設計。 進(j如音ìn)行power分析，并針對(duì)低功耗進(jìn睡海)行設計優化。

-   &愛呢nbsp;    參與Ethernet/PCIe相關S女劇oC整合，配合驗證和測試工程師進(jìn)行驗證和測試。

-   &n來為bsp;    與後(hòu)端工程師緊密合作，分人包括綜合，時(shí)序分析，和可測性設計在雪。

任職要求：

-     愛弟;   了解數模混合信号,有chip top level整合經(jīng吧議)驗。

-  &nbs那還p;     掌握RTL設計，使用Verilog和村他SystemVerilog工具。

-    劇鐘;    掌握RTL前端仿真工具，後(hòu門服)端綜合和時(shí)序分析工具。

-     &n土我bsp;  熟悉Perl或Python。 有switch，NIC,PCIe設計們他經(jīng)驗者優先。 較好(hǎo)的溝通和表腦慢達能(néng)力。