招聘崗位

職責描述：1、負責高速SoC相關的數字電路設計. 2、制定詳細的設得行計規格，對(duì)關鍵時(shí)序模塊進(jìn)行電路設計。 3城唱、進(jìn)行power分析，并針對(duì)低功耗進(jìn)行設計門冷優化。 4、進(jìn)行Ethernet/PCIe相關SoC整合，配合驗證風見和測試工5、程師進(jìn)行驗證和測試。 6、和後(hòu知懂)端工程師緊密合作，包括綜合，時(sh西時í)序分析，和可測性設計。

任職要求：1、深入理解數模混合信号,有chip top 有一level整合經(jīng)驗。 2那年、熟練掌握RTL設計，使用Verilog和System兒的Verilog工具。 3、熟練掌握冷數RTL前端仿真工具，後(hòu)端綜合和時(shí)序分析工具。 市刀4、熟練使用Perl或Python。 5、有swi笑事tch，NIC,PCIe設計經(jīng)驗者優先。 6、較好(h草一ǎo)的溝通和表達能(néng)力。 7、根據相關經(jīn友熱g)驗和能(néng)力，薪資可面(miàn)談"會他