招聘崗位

崗位描述：

參與ASIC數字後(hòu)端設計相關工志村作，包括

n  Logic synthesis，

n  Timing analysis/closur紙要e，

n  Place and Route兒電

n  Clock tree synthesis

n  DFT logic，pattern generat我廠ion，sign-off

n  Floor planning，

n  PI/SI 分析

n  Physical Verification(D物從RC/LVS/Antenna)

任職要求: （一項或多項）：

-     &n國見bsp;  光電、通信、電子、計算機等相關專業好熱優先

-    &nbs通行p;   熟悉邏輯綜合，P&R ，STA相關EDA工具

-     &nbs年通p;  熟悉shell/Perl/TCL/Pytho技海n等腳本語言進(jìn)行自動化腳本編寫

-    &nbs水費p;   具備Physical design & verificatio男子n經(jīng)曆優先：Layout，P&R, 雜我DRC，LVS

具有以下經(jīng)驗/能(néng)力優先（一項或聽多多項）：

-    藍作;    混合信号芯片後(hòu)端設計經(jīng)曆兒麗

-     &頻農nbsp;  高速通信芯片後(hòu)端設計經(jīn笑煙g)曆

-   &nbs場公p;    低功耗高速電路後(hòu)端設計經(jīng)曆

-    慢河;  &nbs電男p; Custom layout經(jīng)曆